„TSMC z euforią nawiązuje współpracę z Synopsys w celu opracowania pionierskich rozwiązań EDA i IP dostosowanych do rygorystycznych wymagań obliczeniowych projektów AI w zaawansowanych technologiach procesowych i 3DFabric TSMC” — powiedział Dan Kochpatcharin, szef działu zarządzania ekosystemem i sojuszami w TSMC. „Wyniki naszej najnowszej współpracy w ramach pakietu EDA opartego na sztucznej inteligencji Synopsys i sprawdzonego w krzemie IP pomogły naszym wspólnym klientom znacznie zwiększyć produktywność i zapewnić niezwykłe wyniki wydajności, mocy i powierzchni dla zaawansowanych projektów układów scalonych AI.
„Przez dziesięciolecia Synopsys ściśle współpracował z TSMC, dostarczając rozwiązania EDA i IP o znaczeniu krytycznym dla misji, obejmujące wszystkie generacje najbardziej zaawansowanych węzłów TSMC” — powiedział Sanjay Bali, starszy wiceprezes ds. zarządzania produktami EDA w Synopsys. „To partnerstwo odegrało kluczową rolę w pomaganiu naszym wspólnym klientom w przyspieszaniu innowacji w erze AI i rozwijaniu przyszłości projektów półprzewodników. Wspólnie przesuwamy granice tego, co możliwe, umożliwiając przełomowe postępy w zakresie wydajności, efektywności energetycznej i produktywności inżynieryjnej”.
Synopsys AI-Driven Design Flows EDA zwiększają produktywność PPA i inżynierii
Liderzy branży wdrożyli przepływy EDA oparte na sztucznej inteligencji firmy Synopsys, wspierane przez Synopsys.ai, w swoich zaawansowanych projektach układów scalonych na platformie N2.
„Certyfikowane rozwiązania Custom Compiler i PrimeSim firmy Synopsys zapewniają wzrost wydajności i produktywności, które umożliwiają naszym projektantom spełnienie wymagań krzemowych dotyczących wysokiej wydajności projektowania analogowego w procesie TSMC N2” — powiedział Ching San Wu, wiceprezes ds. korporacyjnych w MediaTek. „Rozszerzenie naszej współpracy z Synopsys umożliwia nam wykorzystanie pełnego potencjału ich przepływu opartego na sztucznej inteligencji w celu przyspieszenia migracji i optymalizacji naszych projektów, usprawniając proces wymagany do dostarczania naszych wiodących w branży układów SoC do wielu pionów”.
Ponadto Synopsys współpracuje z TSMC nad nowymi możliwościami routingu backside obsługującymi proces A16 TSMC w cyfrowym przepływie projektowania Synopsys, aby zająć się dystrybucją mocy i routingiem sygnału w celu zwiększenia wydajności i optymalizacji gęstości projektu. Interoperacyjne zestawy projektowania procesów (iPDK) i zestawy weryfikacyjne Synopsys IC Validator są dostępne dla zespołów projektowych, aby poradzić sobie ze wzrastającą złożonością reguł weryfikacji fizycznej i sprawnie przejść projekty do technologii TSMC N2.
Aby jeszcze bardziej przyspieszyć projektowanie układów scalonych, Synopsys i TSMC udostępniły narzędzia Synopsys EDA w chmurze za pośrednictwem TSMC Cloud Certification, zapewniając wspólnym klientom narzędzia EDA gotowe do pracy w chmurze, które zapewniają dokładną jakość wyników i bezproblemowo integrują się z zaawansowaną technologią procesów TSMC. Certyfikowane w chmurze narzędzia Synopsys obejmują syntezę, miejsce i trasę, analizę statycznego czasu i mocy, analizę statycznego czasu w poziomie tranzystora, niestandardową implementację, symulację obwodów, analizę EMIR i sprawdzanie reguł projektowania.
Rozwój innowacji wieloelementowych dzięki kompleksowym rozwiązaniom EDA
Synopsys, Ansys i TSMC nawiązały współpracę, aby sprostać złożonemu wyzwaniu multifizycznemu dla projektów multi-die z kompleksowym przepływem analizy systemu, wykorzystując swoje główne rozwiązania. Najnowszy przepływ oparty na zunifikowanej platformie eksploracji do zatwierdzenia Synopsys 3DIC Compiler, która integruje 3DSO.ai, w połączeniu z platformą zatwierdzenia integralności zasilania Ansys RedHawk-SC dla cyfrowych i 3D układów scalonych, wzmacnia analizę czasową uwzględniającą temperaturę i podczerwień. Synopsys 3DIC Compiler to certyfikowana przez TSMC platforma obsługująca 3Dblox, 3DFabric TSMC, która obejmuje technologie pakowania TSMC-SoIC (System on Integrated Chips) i CoWoS.
„Nasza kooperacja z Synopsys i TSMC jest przykładem naszego wspólnego zaangażowania w napędzanie innowacji i umożliwianie przyszłości AI i projektowania układów scalonych wielo-die” — powiedział John Lee, wiceprezes i dyrektor generalny ds. półprzewodników, elektroniki i optyki w Ansys. „Razem podejmujemy wyzwania multifizyczne nieodłącznie związane z architekturami wielo-die, pomagając naszym wspólnym klientom osiągnąć dokładność złotego zatwierdzenia dla układów scalonych, obudów i efektów na poziomie systemu w środowisku projektowym Synopsys w najnowszych technologiach TSMC”.
Zmniejsz ryzyko dzięki sprawdzonej w krzemie własności intelektualnej
Kompleksowe rozwiązania testowe multi-die firmy Synopsys, dostępne z Synopsys UCIe i HBM3 IP, zapewniają zdrowie pakietu multi-die podczas testów produkcyjnych i w terenie. We współpracy z TSMC, Synopsys wyprodukował chip testowy wykorzystujący technologię interposera CoWoS firmy TSMC z pełnym wsparciem dla możliwości testowania, monitorowania, debugowania i naprawy. Diagnostyka, śledzenie i monitorowanie integralności sygnału trybu misji umożliwiają optymalizację w trakcie projektowania, w trakcie rampy, w trakcie produkcji i w terenie w celach takich jak konserwacja predykcyjna. IP monitorowania, testowania i naprawy (MTR) dla UCIe PHY zapewnia testowalność na poziomie układu, interfejsu między układami i pakietu multi-die.
Synopsys osiągnął wiele sukcesów krzemowych dla rozwiązań IP UCIe i HBM3 w technologiach procesów N3E i N5, przyspieszając integrację IP i minimalizując ryzyko. Najnowsze osiągnięcia Synopsys UCIe IP, działające do 40G, umożliwiają maksymalną przepustowość i efektywność energetyczną bez potrzeby dodatkowego obszaru, podczas gdy rozwiązania IP HBM4 i 3DIO przyspieszają heterogeniczną integrację 3D układanych w stosy układów scalonych w zaawansowanych procesach TSMC.
