TSMC przyspiesza rozwój infrastruktury w Stanach Zjednoczonych. Koncern rozpoczął prace przygotowawcze pod budowę dwóch zakładów zaawansowanego pakowania chipów, które mają odegrać kluczową rolę w produkcji układów dla sztucznej inteligencji i HPC. Pierwsze linie produkcyjne mogą ruszyć już pod koniec 2028 roku.
TSMC stawia na pakowanie w USA
TSMC rozpoczęło prace ziemne na terenie przeznaczonym pod dwa zakłady zaawansowanego pakowania chipów, oznaczone jako AP1 i AP2. Budowa ruszy w drugiej połowie 2026 roku, a instalacja sprzętu planowana jest na 2028 rok. Uruchomienie produkcji w ograniczonej skali spodziewane pozostało w tym samym roku.
TSMC, największy na świecie producent chipów kontraktowych, planuje w AP1 wdrożyć technologię SoIC (System on Integrated Chips) oraz CoW (Chip-on-Wafer), natomiast w AP2 – CoPoS (Chip-on-Package-on-Substrate). Te procesy mają umożliwić wydajne i elastyczne łączenie chipletów, co jest niezbędne przy produkcji procesorów dla sztucznej inteligencji oraz HPC.
SoIC jest w tej chwili najbardziej zaawansowaną technologią pakowania dostępną w ofercie TSMC. W połączeniu z rozwiązaniami CoWoS oraz nadchodzącym CoPoS umożliwia budowę wysoko zintegrowanych układów o zwiększonej wydajności i niższym zużyciu energii. Z technologii tej korzystają już m.in. AMD, Apple, Nvidia i Broadcom.
Zakłady pakowania uzupełniają rozwój fabów
Nowe inwestycje w USA są elementem szerszej strategii TSMC, która obejmuje nie tylko zakłady zaawansowanego pakowania, ale także sześć fabryk produkujących wafle krzemowe. Pierwsza z nich (P1) w Phoenix rozpoczęła produkcję chipów w technologii 4 nm pod koniec 2024 roku i w 2025 osiągnęła wydajność porównywalną z fabrykami na Tajwanie. Druga fabryka (P2) została już ukończona i jest przygotowywana do uruchomienia procesów 3 nm. Trzecia (P3) pozostało w budowie i ma obsługiwać jeszcze bardziej zaawansowane technologie N2 oraz A16.
W kolejnych latach planowane są również P4, P5 i P6, które będą wdrażać procesy następnej generacji, w zależności od zapotrzebowania kluczowych klientów z sektora AI i HPC.
Eksperci podkreślają, iż budowa zakładów pakowania jest szybsza niż fabów, co oznacza, iż amerykańskie centra testowania i montażu chipów mogą zostać uruchomione wcześniej niż linie litograficzne w technologii 2 nm i nowszej. Dzięki temu klienci TSMC z sektora AI i HPC zyskają dostęp do lokalnych możliwości integracji chipletów, co jest istotne z punktu widzenia łańcucha dostaw w USA.
