Jak donoszą źródła, TSMC może przesunąć produkcję półprzewodników w litografii 2 nm na rok 2026, co może odbić się na całej branży.
Rzekome opóźnienie może być spowodowane wieloma czynnikami, w tym zmianą architektury z FinFET na Gate-All-Around (GAA) i potencjalnymi wyzwaniami związanymi ze skalowaniem w dół do 2 nm. TSMC jest kluczowym graczem w tej dziedzinie, a opóźnienie może stanowić okazję dla konkurentów. Jednym z nich jest Samsung, który już przeszedł na architekturę GAA dla chipów 3 nm swojej produkcji.
Konsekwencje mogą odbić się echem w całej branży
Biorąc pod uwagę ogromne zapotrzebowanie na zaawansowaną litografię ze względu na rozwój sztucznej inteligencji, IoT i innych technologii nowej generacji, zaskakujące są doniesienia o „ślamazarnym” popycie. Możliwe jest jednak również, iż jest zbyt wcześnie, aby klienci podjęli wiążące zobowiązania na rok 2025 i kolejne. TSMC odrzuciło te pogłoski, stwierdzając, iż budowa postępuje zgodnie z planem, który obejmuje uruchomienie pilotażowego procesu 2 nm w 2024 roku i masową produkcję w drugiej połowie 2025 roku.
Mimo to wszelkie opóźnienia w planie działania TSMC mogą posłużyć jako katalizator zmian w dynamice rynku. Firmy, które w dużym stopniu polegają na zaawansowanej technologii Tajwańczyków, mogą być zmuszone do ponownej oceny swoich harmonogramów i strategii. Co więcej, jeżeli Samsungowi uda się wykorzystać tę okazję, może to nieco wyrównać szanse między gigantami. Warto nadmienić, iż po piętach depcze też Intel, który chce zostać firmą z najlepszymi procesami produkcyjnymi, a dowodem na to są układy Intel Arrow Lake w litografii 20A (2 nm). Na chwilę obecną należy jednak podchodzić do tych plotek z ostrożnością, przynajmniej dopóki nie pojawią się konkretniejsze informacje.
